ntel®Cyclone®10 LP fpga针对低本钱和低静态功耗进行了优化。使其成为大批量和本钱灵敏运用的抱负挑选。旋风10 LP设备供给高密度的可编程门，在船上资源和通用I/ o。这些资源满意的要求I/O扩展和片对片接口。旋风10 LP架构合适智能以及跨多个细分商场的互联终端运用:

  •医疗、消费和智能动力免费但功用强壮的Quartus®Prime Lite Edition规划东西软件套件满意几类用户的要求:

  •学生和业余爱好者谁是新的FPGA需求拜访完好IP Base Suite的高档用户都可以订阅Quartus Prime规范版或独自购买许可证。

  •一切LEs之间有丰厚的布线千比特(Kb)的嵌入式SRAM内存块，可级联

  •可装备为RAM(单端口，简略双端口或真双端口)，FIFO缓冲区或ROM嵌入式乘数块•一个18 × 18或两个9 × 9倍频形式，可级联•用于算法加快的完好DSP ip套件时钟网络•驱动整个设备的大局时钟，供给一切设备象限•多达15个专用时钟引脚，可驱动多达20个全球时钟锁相环(锁相环)•多达四个通用锁相环•供给强壮的时钟办理和组成通用I / o(GPIOs)•支撑多种I/O规范•可编程I/O功用•实在LVDS和仿真LVDS发射器和接收器•片上终端(OCT)SEU缓解在装备和操作期间检测SEU•主动串行(AS)，无源串行(PS)，快速无源并行(FPP)•JTAG装备计划•装备数据解压缩•长途系统升级嵌入式乘数每个嵌入乘数块在旋风10 LP设备支撑一个人18 × 18位乘法器或两个独自的9 × 9位乘法器。你可以把乘数块构成更宽或更深的逻辑结构。您可以正常的运用以下指令操控嵌入的乘法器块的操作选项:•参数化相关的IP核与Quartus Prime参数编辑器•直接用VHDL或Verilog HDL揣度乘数英特尔及其合作伙伴为Cyclone 10 LP设备供给盛行的DSP ip，包含:•有限脉冲响应(FIR)•快速傅里叶变换(FFT)•数控振荡器(NCO)功用为了简化DSP规划流程，DSP Builder东西集成了Quartus Prime软件与MathWorks Simulink和MATLAB规划环境。嵌入式内存块嵌入式存储器结构由M9K存储器块列组成。每个M9KCyclone 10lp设备的内存块供给9kb的片上内存。你可以级联回忆块以构成更宽或更深的逻结构。您可以将M9K内存块装备为RAM、FIFO缓冲区或ROM。时钟和锁相环Cyclone 10 LP设备具有了全球时钟(GCLK)网络，专用时钟引脚和通用锁相环。•多达20个驱动整个设备的GCLK网络•多达15个专用时钟引脚•最多四个通用锁相环，每个锁相环有五个输出锁相环为Cyclone 10 LP供给了强壮的时钟办理和组成设备。在用户形式下，可以动态地重新装备pll来改动时钟相位或频率。FPGA通用I/OCyclone 10 LP设备供给高度可装备的gpio，具有以下功用:•支撑20多个盛行的单端和差分I/O规范。•可编程总线坚持，上拉电阻，推迟和驱动强度。•可编程反转速率操控，以优化信号完好性。•校准片上系列终端(RS OCT)或驱动器阻抗匹配(RS)用于单端I/O规范。•运用逻辑完成LVDS SERDES的实在和仿真LVDS缓冲区设备核心中的元素。•热插座支撑。装备Cyclone 10 LP设备运用SRAM单元来存储装备数据。装备数据在气旋10 LP设备每次上电时下载。可以正常的运用EPCS或EPCQ (asx1) flash装备设备保存装备数据和装备Cyclone 10 LP fpga。•旋风10 LP设备支撑1.5 V, 1.8 V, 2.5 V, 3.0 V和3.3 V编程电压和几种装备计划。•单事情搅扰(SEU)缓解功用检测循环冗余查看(CRC)过错主动在装备期间和可选在用户model1期间。